设计时晶振的问题库

在晶振的电源输入端跨接一个10～100uF的钽电容或陶瓷电容，供电电压越低或供电PCB走线越细，电容的容值应相应增大以降低将纹波干扰。 除此之外，在晶振的电源输入端还应该跨接一个0.01uF的陶瓷去耦电容，推荐采取”同层相连”的方法，切不可通过过孔在电源层和地线层相连。
对于OCXO产品还应该注意供电系统的功率需大于OCXO的启动功率并有一定的余量。

     OCXO电源应用电路图                                                    TCXO/MCXO/VCXO/OSC电源应用电路图

 
      正弦波输出应用电路图                                                                   方波输出应用电路图 

        
 削顶正弦波输出应用电路图                                     （LV）PECL参考应用电路图

从PCB布线上考虑，基本原则如下：

• 输入线和输出线避免相邻平行，以免产生反射干扰。
• 多考虑电源和地线产生的噪音干扰：加去耦电容；加宽电源和地线。线宽符合地线＞电源线＞信号线规则，    并采用大面积铜层做地线。
• 考虑信号串扰，远离地线，移开串扰信号或屏蔽被干扰的信号。
• 尽量保证地层的完整性。

从布局上考虑

• 晶振尽量焊在PCB上，少用插座方式。
• 高频信号线尽可能远离敏感的模拟电路器件。
• 数字地与模拟地由一点短接或通过外界接口相连（如插座）。

由于影响晶振短期稳定性的主要因素是温度变化，在设计通盘布局的考虑下，尽量避免将晶振靠近机箱外壳或靠近温变较大的部件如风扇，还应该远离大功率射频器件如射频功放。 在振动或存在加速度变化的环境下，还应该考虑晶振的受力，确保应力分布均匀，并采取有效缓冲等减振措施。